【ITBEAR科技資訊】6月13日消息，近日，三星電子在美國硅谷舉辦的“2024年三星代工論壇”上，公開了其半導(dǎo)體技術(shù)的未來戰(zhàn)略布局。公司計劃于2027年推出兩種新工藝節(jié)點，旨在強化從人工智能(AI)芯片研發(fā)、代工制造到組裝的全流程“一站式”服務(wù)。
這一策略調(diào)整的背后，是三星電子對封裝晶圓代工非內(nèi)存半導(dǎo)體與高帶寬內(nèi)存(HBM)集成AI解決方案的深入探索。其目標(biāo)是打造出高性能且低能耗的AI芯片產(chǎn)品。三星電子表示，此戰(zhàn)略將大幅縮短研發(fā)至生產(chǎn)的周期，預(yù)計相比現(xiàn)有工藝，耗時能減少約20%。
據(jù)ITBEAR科技資訊了解，三星電子在2納米工藝上將有重大創(chuàng)新，即采用背面供電網(wǎng)絡(luò)(BSPDN)技術(shù)，該技術(shù)將被應(yīng)用在制程節(jié)點SF2Z上。這一技術(shù)革新性地將芯片的供電網(wǎng)絡(luò)轉(zhuǎn)移至晶圓背面，實現(xiàn)與信號電路的分離，從而簡化供電路徑并降低供電電路對互聯(lián)信號電路的干擾。此舉有望顯著提升AI芯片在功率、性能和面積等核心參數(shù)上的表現(xiàn)，并減少電壓降，進(jìn)而提升高性能計算設(shè)計的性能。
三星電子還透露，他們計劃在2027年將光學(xué)元件技術(shù)融入AI解決方案中，以期實現(xiàn)更低的能耗和更快的數(shù)據(jù)處理速度。而在更早的2025年，三星就預(yù)備在4納米工藝中引入“光學(xué)收縮”技術(shù)(制程節(jié)點SF4U)并進(jìn)行量產(chǎn)，進(jìn)一步縮小芯片尺寸并提升其性能。
