【ITBEAR】隨著生成式人工智能和物聯網領域的蓬勃興起，對先進RISC-V內核IP的需求急劇上升。這一趨勢促使行業從“先硬件后軟件”的傳統模式，向“以應用為主導”的新范式轉變，尤其在人工智能領域，大型語言模型發揮著關鍵作用。這種轉變使得具備高度可配置指令集架構（ISA）的RISC-V備受青睞。
RISC-V的靈活性尤為關鍵，它允許開發者根據特定軟件需求定制指令集，從而優化執行效率、功耗和帶寬。為滿足日益增長的需求，由新思科技、SiFive等公司構成的強大半導體生態系統正積極研發RISC-VIP內核。該生態系統提供了一系列產品，幫助客戶自行構建RISC-V實現方案，并通過定制指令集確保特定應用實現卓越性能。RISC-V內核的微調和適應能力在多個細分市場展現出顯著優勢。
盡管人工智能是RISC-V普及的主要驅動力，但其應用已擴展至面向多種不同產品的通用處理器，甚至是64位處理器。在通用處理器市場，RISC-VIP提供商正與老牌廠商展開激烈競爭。這種競爭不僅推動了創新，也為客戶提供了更多處理器IP選項，最終促進了整個行業的發展。
SiFive提供了廣泛的RISC-V核心IP產品組合，覆蓋了從簡單的嵌入式微控制器到高端64位應用處理器內核。SiFive設計了一個創新開發環境，能夠快速制作滿足客戶特定需求的CPU，并為每款CPU開發了配套編譯器。然而，面對如此龐大而多樣化的產品組合，驗證和軟件確認構成了重大挑戰。
SiFive開發經理Rajesh Ramalingam Varadharajan表示，SiFive獨特的設計方法使我們能夠構建出色的RISC-V產品組合，為客戶提供廣泛的產品和選項。客戶的產品質量要求很高，因此在確保產品可投入生產方面，我們必須高度重視驗證和確認工作。我們使用FPGA原型驗證進行各種驗證任務，包括功能驗證、回歸測試和整個軟件堆棧的全面驗證。每個RISC-V IP都在Linux操作系統的真實軟件工作負載下經過了大量測試。
為了解決超快速驗證的需求，SiFive選擇了新思科技HAPS原型驗證系統。其市場主力型號HAPS-100 4F配備了四個FPGA，可以獨立配置為一個、兩個或四個FPGA使用，以滿足不同RISC-V IP的驗證需求。目前，SiFive使用了數十個HAPS-100 4F單元，每個單元包含四個FPGA，每個FPGA每天可以執行大約8640億個周期，這意味著SiFive的驗證帶寬達到每天數萬億個周期。
除了RISC-V內核的設計工作，SiFive還致力于為每個RISC-V架構開發軟件編譯器。他們利用HAPS進行功能驗證、軟件驗證和RISC-V性能認證。在開發早期階段，雖然基于Imperas技術的虛擬RISC-V模型在虛擬環境中運行也很有價值，但編譯軟件開發階段要求準確表示CPU，而這只能通過RTL描述來實現。經多方面驗證，HAPS原型驗證系統成為了快速執行RTL代碼的理想平臺。SiFive廣泛使用HAPS原型驗證系統對其RISC-V內核進行全面測試，以滿足Brython、SPEC等CPU基準測試的要求，確保其性能符合認證標準。
HAPS還支持在編譯期間插入調試探針。SiFive利用這一功能，在操作系統運行過程中識別和調試功能故障，通過策略性地部署斷言以在特定事件發生時觸發，并捕獲樣本以分析潛在問題。這種方法比使用RTL仿真的速度更快。雖然新思科技VCS等RTL仿真很適合檢測功能錯誤，但對于此場景而言，操作系統啟動時間太長了。HAPS原型驗證系統則可以滿足對執行速度的基本要求。
隨著現代軟件應用（尤其是人工智能）需求的不斷發展，對先進的RISC-V內核IP和快速芯片驗證解決方案的需求也在增加。RISC-V的靈活性和可配置性使其成為優化各種應用性能的理想選擇。對于大量不同內核的IP驗證和軟件驗證問題，可利用可擴展原型平臺加以解決。憑借超快速表現，新思科技基于FPGA的HAPS平臺幫助SiFive取得了成功，執行了數萬億次驗證周期，實現了高投資回報率。
