圖源：路透
近日，英特爾研究團(tuán)隊(duì)公布最新研究論文，展示了一種堆疊晶體管的方法，能夠使單位面積芯片上晶體管數(shù)量增加30%-50%。公司表示，未來十年將繼續(xù)加速芯片微縮的速度。
據(jù)路透社報(bào)道，英特爾正努力在生產(chǎn)最小、速度最快的芯片方面奪回領(lǐng)頭羊之位，雖然CEO基辛格已經(jīng)制定了2025年重新奪回領(lǐng)先地位的計(jì)劃，但公司研究團(tuán)隊(duì)在舊金山舉行的一次國際會議上公布的工作進(jìn)展，讓人們看到了英特爾在2025年后的競爭計(jì)劃。
據(jù)悉，英特爾將更多計(jì)算能力整合到芯片中的方法之一是在三維空間中增加芯片堆疊或小芯片（chiplet）。除了提高晶體管密度外，研究團(tuán)隊(duì)展示的另一技術(shù)，可以讓堆疊的芯片之間的連接數(shù)量增加10倍，這意味著更復(fù)雜的芯片可以堆疊在一起。
英特爾元件研究部門主管兼高級首席工程師Paul Fischer在接受路透采訪時(shí)表示："通過將芯片直接堆疊在一起，我們明顯節(jié)省了面積。"“我們正在縮短互連長度，真正節(jié)約能源，這不僅提高了成本效率，還提高了性能。”
【來源：集微網(wǎng)】
