來源：雷科技
近日，臺積電總裁魏哲家在月前的法說會上透露，3nm支撐進展符合預期，將于今年下半年量產。不過，根據DigiTimes最新消息，半導體設備廠商稱，臺積電3nm良率爬坡遇到較大的阻力，為此還多次修正3nm藍圖。
該半導體設備廠商還補充道，臺積電已經將3nm工藝劃分出N3、N3E與N3B等多個版本，以符合不同客戶的需求。目前來看，蘋果、英特爾等大廠已經預定了大部分的3nm產能，現在臺積電良率爬坡遇阻，不知道我們有沒有機會如期看到各家大廠的最新產品。
相比于5nm，3nm制程的晶體管密度提升70%、性能提升15%、功耗降低30%，采用該制程的芯片無論是功耗還是性能表現，都會比5nm芯片有不小的提升，尤其是智能手機，內部空間有限，散熱效果不能跟平板、PC等產品相比，所以對芯片制程的要求也就更高。
近兩年，臺積電的制程工藝總會優于三星，尤其是競爭異常激烈的7nm、5nm節點，前者生產的芯片基本都沒有出現過翻車的跡象，而基于三星的5nm制程打造的驍龍、獵戶座芯片，體驗似乎都不太理想。
在3nm這個節點，三星用上了GAAFET環繞柵極場效應晶體管技術，理論上晶體管密度更高、功耗更低，而臺積電的3nm很可能還是FinFET立體晶體管技術，也就是說，后者3nm良率爬坡受阻，三星有望獲得更多反超的機會。
臺積電多次修改藍圖，說明3nm的工藝難度確實比5nm要高不少，如果大規模量產延遲，蘋果、英特爾等廠商可能都會成為最大的輸家，畢竟臺積電幾乎是它們唯一的代工廠，新工藝推遲就意味著很多產品的發布會慢于對手。此外，3nm工藝的最終效果也成為了小雷最關注的一個方面。
當然了，臺積電總裁自信滿滿稱3nm進度符合預期，可能說明良率爬坡只是“小插曲”，采用該工藝打造的新品還是能夠如期而至，相信明年我們還是能看到新芯片準時發布。
