臺積電在第 26 屆技術研討會上，詳細介紹了其7nm N7、 5nm N5、N4 和3nm N3 工藝節點的進展，還分享了如何繼續擴展3nm以下的工藝節點以及其3D Fabric架構。
臺積電領先英特爾和三星，率先量產7nm工藝節點，幫助英特爾的競爭對手AMD等公司的發展。盡管如此，臺積電仍然未放慢其創新的步伐，計劃在 2022 年開始量產3nm芯片，而其競爭對手英特爾計劃在 2022 年末或 2023 年初推出其7nm技術。
臺積電先進制程
與N7 相比，臺積電5nm N5 工藝采用了EUV技術，具有完整的節點擴展優勢。臺積電稱，在相同功率下，N5 工藝的性能比N7 提高了15%，功耗消耗降低30%，邏輯密度提高1. 8 倍。
此外，N5 的缺陷密度學習曲線比N7 快，這就意味著其5nm工藝節點將比其上一節點更快地達到更高的良率。
臺積電還為高性能應用開發了增強型N5P節點，計劃于 2021 年投入使用，與N5 相比，在功率相同的情況下，N5P的性能提升了5%，功耗降低10%。
Ampere Computing的創始人兼首席執行官Renee Jones在此次研討會上表示，已經有很多公司使用該N5 工藝制造下一代服務器芯片，這意味著臺積電已克服大部分5nm工藝節點中的設計和制造障礙。
臺積電表示，其5nm芯片將在Fab18 進行生產，這是臺積電的第四家超大晶圓廠(Gigafab)和首家5nm晶圓廠。Fab18 自 2018 年破土動工，一年之后開始遷入 1300 多套晶圓廠工具，耗時 8 個月。Fab18 于 2020 年第二季度開始量產N5，并計劃每年處理大約 1 百萬個 12 英寸晶圓。
由于臺積電5nm N4 節點與在N5 節點上的IP兼容，因此N4 節點生產可提供直接遷移，不過在其性能、功率和密度上都未透露更多細節，但可以知道 N4 需要的掩膜層更少。臺積電計劃在 2021 年第四季度開始N4 風險生產，并在 2022 年實現量產。
該公司還表示，其3nm N3 節點將于 2021 年開始風險量產，并在 2022 年下半年大批量生產，此節點可提供比N5 更完整的擴展能力，性能提升10-15%，功耗降低25-30%，密度提高70%。該工藝節點繼續使用FinFET架構，SRAM密度增加20%，模擬密度增加10%。
對于7nm工藝節點，臺積電再次宣稱要在該節點上達到 10 億顆出貨量，該節點目前已有 140 多種設計，計劃在年底之前推出 200 款設計。
3nm之后，尋求先進技術和新材料
在3nm以下的工藝制程中，臺積電也在努力定義并做出突破。在研討會上，臺積電分享了一些行業進步，但未透露具體的技術細節。臺積電將納米片和納米線列為先進技術，并將新材料(例如高遷移率通道、2D晶體管和碳納米管)列為研究對象。
臺積電在納米片技術方面擁有超過 15 年的經驗，并已證明其可以生產工作在0.46V的32Mb納米片SRAM器件。臺積電還確定了集中適用于2D的非硅材料，這些材料可以將溝道厚度縮小代1nm以下。此外，臺積電還同碳納米管器件公司展開合作。
在研發方面，臺積電持續加大投入，僅在 2019 年就投入了29. 6 億美元。另外在臺積電高級副總裁Kevin zhang在預先錄制的視頻中表示，將在公司總部附件建立了一個新的研發中心，配備 8000 名工程師，該研發中心將專注于研究2nm芯片等產品，預計在 2021 年完成第一階段建設。
整合先進封裝技術，命名為臺積電3D Fabric
臺積電認為，先進的封裝技術是進一步實現密度擴展的關鍵，而3D封裝技術則是最佳的發展方向，業界內的其他公司持同樣的態度，
本月中旬，三星向外界展示了其3D封裝技術，并計劃在明年同臺積電在芯片封裝方面展開競爭。據報道，三星的3D封裝技術名為“eXtended-Cube” ，簡稱“X-Cube”，是一種利用垂直電氣連接的封裝解決方案，允許多層超薄疊加，利用直通硅通孔技術來打造邏輯半導體，目前已經能用于7nm制程工藝。
臺積電CoWoS封裝技術
相比而言，臺積電在晶圓級封裝方面已經擁有強大的3D封裝技術組合，例如CoWoS、InFO、CoW、WoW等。臺積電目前正將這些技術整合為“臺積電3D Fabric”， 將小芯片、高帶寬內存和專用IP組合在一起構成異構封裝，這似乎也是其3D封裝技術的品牌計劃。
臺積電將3D Fabric框架與SoIC組(CoW和WoW)下的前端3D堆疊技術相結合，并將后端3D堆疊技術與InFo和CoWoS子組相結合，這些技術的集合支持多種封裝選項。此外，臺積電也已開發出新的LSI(本地SI互連)變體的InFo和CoWoS封裝。
本文編譯自：
https：//www.tomshardware.com/news/tsmc-5nm-4nm-3nm-process-node-introduces-3dfabric-technology
