【ITBEAR科技資訊】4月27日報道，臺積電在美國加州圣塔克拉拉市舉行北美技術論壇，公布了其3nm工藝的最新進展和路線圖，引起了業界關注。
據臺積電官方透露，其3nm工藝家族包括四個版本，分別是基礎的N3、成本優化的N3E、性能提升的N3P和高壓耐受的N3X。其中，N3E將在2023年下半年開始量產，N3P和N3X分別在2024年下半年和2025年投入量產。
N3E和N3P是基于N3的光學縮小版，能夠降低制造成本，提高性能和晶體管密度。根據臺積電的數據，與5nm工藝相比，N3E在相同頻率下能夠降低32%的功耗，或在相同功耗下提高18%的性能。而相較于N3E，N3P則能夠在相同功耗下提高5%的性能，或在相同頻率下降低5%~10%的功耗。同時，N3P還能將晶體管密度提高4%，達到1.7倍于5nm工藝的水平。
據悉，N3X是臺積電3nm工藝家族中的頂級版本，能夠支持更高的電壓和頻率，從而實現更強的計算能力。然而，N3X的功耗和發熱問題都比較嚴重，只適用于HPC級別需要極致性能的處理器，并需要芯片設計者采取有效的措施來控制溫度和功耗。
臺積電表示，這些工藝都將采用FinFET結構，也就是金屬氧化物半導體場效應晶體管(MOSFET)結構，這種結構已經被臺積電使用多年，并且穩定成熟。不過，在2nm級別以下，臺積電將采用新型的GAAFET結構，即門全包圍場效應晶體管(Gate-All-Around FET)結構。這種結構能夠進一步提高晶體管密度和性能，并降低功耗和泄漏。
臺積電透露，其2納米工藝目前在良品率和元件效能進展良好，將于2025年按計劃量產，相較于N3E工藝技術，2納米制程在相同功耗下，最快速度將可增加15%;在相同速度下，最多功耗可降低30%，同時晶片密度增加逾15%。這將極大地提高芯片性能和制造效率。
業內人士表示，臺積電的3nm工藝家族在提高性能和晶體管密度的同時，能夠在一定程度上降低功耗和成本，為計算機和移動設備的發展提供更多的可能性。尤其是N3X工藝的推出，更是為HPC領域提供了更強的芯片制造能力。
然而，與此同時，各大芯片廠商也在加速自研芯片的開發，以適應日益增長的計算需求。三星、英特爾、AMD等廠商均有自家的芯片工藝路線圖和生產計劃。在這場激烈的競爭中，誰能夠率先攻克技術難題，誰就能夠成為市場的贏家。
綜上所述，臺積電的3nm工藝家族為計算機和移動設備提供了更多的可能性，同時也在HPC領域提供了更強的芯片制造能力。未來，隨著技術的不斷進步和芯片市場的不斷擴大，各大芯片廠商將繼續在技術和市場上展開激烈的競爭。
