來源：量子位
首個 2nm 制程芯片，竟然是 IBM 先發布的。
沒錯，不是已經研究出 3nm 技術的臺積電，也不是已經量產 5nm 芯片的三星，而是 IBM。
據 IBM 官方表示，這種技術能在指甲蓋大小（150mm ）的芯片上安裝500 億個晶體管。
相比于 7nm 芯片，這種技術預計將提升45%的性能、并降低75%的能耗。
不過，這并不意味著 IBM 就具備量產 2nm 芯片的能力，因為這項技術是在它位于紐約州奧爾巴尼（Albany）的芯片制造研究中心做出來的，但量產還涉及許多其他技術。
由于 IBM 自己沒有 10nm 制程以下的晶圓廠，因此要想這個 2nm 工藝實現量產，可能還需要找其他晶圓廠代工。
這么看來，距離我們真正用上 2nm 芯片，可能還需要幾年的時間。
那么，2nm 芯片到底怎么做出來的？
IBM 的 2nm，什么技術？
此前，業界普遍采用FinFET （鰭式場效應晶體管）結構，但在 5nm 節點后，這種結構難以滿足晶體管所需的靜電控制，出現嚴重的漏電現象。
三星率先采用了名為GAA（gate-all-around，環繞式柵極）的晶體管技術，對 3nm 制程芯片進行研發，IBM 的 2nm 制程所采用的技術，也同樣是 GAA。
其中，GAA 分為納米線結構（下圖左三）和納米片結構（下圖右一，MBCFET 是三星商標）兩種，這次 IBM 采用的就是納米片結構。
相比于納米線結構，納米片結構的長寬比較高，接觸面積更大，但也更難控制片與片之間的刻蝕與薄膜生長。
從圖中可見，IBM 的 2nm 芯片中，納米片共有三層，每片納米片寬 40nm，高 5nm，間距 44nm，柵極長度12nm。
嗯？？？
沒錯。這里 IBM 的 2nm 早已經不指柵極長度（MOS 管的最小溝道長度），而是等效成了芯片上的晶體管節點密度。
密度越大，芯片的性能就越高。至于 2nm，只是一個命名方式而已。
這個芯片的密度達到了333MTr/mm ，即每平方毫米容納 3.3 億個晶體管。
作為對比，臺積電的 5nm 芯片密度為171.3MTr/mm ，三星的 5nm 芯片密度則為127MTr/mm 。
除此之外，IBM 的 2nm 芯片，這次還采用了不少其他技術：
底部電介質隔離（bottom dielectric isolation），用于減少漏電、降低功耗
內層空間干燥處理（inner space dry process），用于精準門控
EUV 光刻技術，用于圖案化薄膜或大部分晶片部件
對于這次研究的突破，IBM 混合云研究副總裁Mukesh Khare表示：
沒什么障礙是我們不能突破的。隨著技術成熟，還會有更多突破出現。相比于困難，我看到的反而是創新的動力和前進的機會。
不過，這并不意味著 2nm 芯片實現了量產。
實驗室做出來≠量產
一個工藝從實驗室出來，到大規模量產，過程中需要芯片代工廠不斷提升晶圓良率。
晶圓良率，指完成所有工藝步驟后，測試合格的芯片的數量與整片晶圓上的有效芯片的比值。
因此，晶圓良率決定了芯片的工藝成本。
要是一個工藝的晶圓良率上不去，量產可能反而會導致芯片虧損。
而目前，IBM 的 2nm 芯片還停留在實驗室階段，只是制造出來而已。
除此之外，也還需要考慮光刻機等工具的進展。
比較有意思的是，IBM 現在是沒有大規模量產芯片的能力的，更可能將這項工藝交給三星等芯片制造商代工（目前已與英特爾和三星簽署聯合開發協議）。
IBM 雖然曾經也是芯片制造商之一，卻在 2014 年將自己的晶圓廠出售給了格羅方德（據說 IBM 還向格羅方德交了 15 億美元，才把晶圓廠塞給它）。
那么，目前幾家芯片廠商的進展具體如何呢？
從量產情況來看，臺積電和三星均已實現了 5nm 量產。
而從制造工藝來看，IBM 直接實現了 2nm 的飛躍，臺積電目前研發出 3nm 制程，預計今明兩年實現量產。
三星目前也在研發 3nm 制程的芯片。至于英特爾，則還在 7nm 芯片上掙扎，量產預計要等到 2023 年。
不過，從圖中也能看出，各廠商對于芯片的命名標準并不一致。
對于 IBM 的這次突破，市場分析公司 IDC 的研究主管 Peter Rudden 表示：
這可以被看成是一個突破，畢竟對于某些廠商來說，7nm 就已經是個巨大的挑戰了。
同時，這也向 IT 行業傳遞了一個信號，即 IBM 仍然是一家硬件廠商巨頭。
不過，也有網友表示，這并不意味著 IBM 的進程就超過了臺積電：" 關鍵在于大規模量產，然而，IBM 現在還沒有自己的晶圓廠。"
讓我們期待一波 2nm 制程芯片量產的消息。
